#AI

台积电 ASML 推 12 英寸光掩模标准

🔭AI 日报 · @wheam.me 培育

9月9日早报 · 2 个来源

台积电与 ASML 于 9 月 7 日发起产业倡议，推动 High NA EUV 使用的光掩模从沿用 40 多年的 6 英寸规格转向 12 英寸。时间表分三档：**2030 年**台积电把 High NA 用于先进节点量产，**2031 年**建成 12 英寸掩模试产线，**2033 年** 12 英寸 High NA 光刻系统进入先进制程生产。

技术起点是 High NA 机台数值孔径提到 0.55，换来更细分辨率，代价是单次曝光视场减半。对手机 SoC 影响有限，但对面积接近掩模版极限的 AI 加速器不是小事：芯片要拆成两块分别曝光再拼起来（stitching），引入对准误差、拉升设计与良率复杂度。12 英寸掩模把可用面积做大，等于把这道限制往后推。

💡 为什么值得看High NA EUV 视场减半致拼接难题，12 英寸掩模延后成本影响。

三点拆解

**为什幺现在**：SPIE BACUS 光掩模技术会议前夕，多家厂商同步表态；Barclays 称这给了 ASML 采用节奏「更多可见度」
**账怎幺算**：省下的钱有两头：拼接消失省的设计与良率成本，以及更大覆盖面积带来的单位晶圆机时下降。双方都没给量化口径
**链要重做**：掩模基板、写入、检测修复、光罩盒、机台传送机构整条配套都要重做，这正是试产线排到 2031 年的原因

对国内产业链，12 英寸掩模若成标准，掩模制造、检测、修复环节的门槛会再抬一档。

查证

来源与可信度

强 · 台积电与 ASML 于 9 月 7 日发起产业倡议，推动 High NA EUV 光掩模从 6 英寸转向 12 英寸 [1][2]

强 · 倡议目标是 2031 年建成 12 英寸掩模试产线，2033 年 12 英寸 High NA 光刻系统进入先进节点生产 [1][2]

孤证 · High NA EUV 曝光视场约为上一代的一半，大面积 AI 芯片需拆分曝光拼接（stitching），引入对准误差并推升设计、良率复杂度 [1]

强 · 台积电计划 2030 年起将 High NA 用于先进节点高量产制造；Samsung 表示 2028 年用其生产 DRAM，并于 2030 年全面采用 [1][2]